DDR4→DDR5で設計者が意識を変えるべき点

1. トポロジーの変化：Fly-byの位置づけが変わる

DDR4ではFly-byトポロジー（コマンド/アドレス/クロックをモジュール上で直列的に接続する方式）が標準でしたが、DDR5ではモジュール内部の構造そのものが変わっています。

• DDR5ではDIMM上にPMIC（Power Management IC）とRCD（Registering Clock Driver）が搭載され、電源供給とコマンド/アドレスの再駆動がモジュール側で完結する範囲が広がっています
• ホスト側（マザーボード/基板）から見たトポロジーの設計自由度と制約は、DDR4とは前提が異なるため、DDR4時代のFly-by設計ノウハウをそのまま適用できない部分があります
• Point-to-Point構成が増える用途（オンボードDDR5など）では、Fly-byというよりシンプルな配線トポロジーで設計されるケースも増えています

設計者としては「DDR4のFly-byルールを踏襲する」のではなく、採用するDDR5の実装形態（DIMM/オンボード、PMIC搭載モジュールかどうか）に応じてトポロジーを都度確認する意識が必要です。

2. ODT設定の考え方が複雑化している

DDR5では、データ線・コマンド/アドレス線それぞれのODT設定や、Read/Write時のODT制御がDDR4よりも細分化されています。

• DDR4時代の「決め打ちのODT値」をそのまま流用すると、DDR5で規定される新しいODTモードやタイミングと整合しない場合があります
• ODTの切り替えタイミングは、SI解析で反射・クロストークへの影響を確認しながら決める必要があり、経験則だけでの決定はリスクが高まっています
• メモリコントローラ側の設定（BIOSやコントローラのMRS設定）と基板設計側のインピーダンス設計が整合しているか、双方のすり合わせがより重要になっています

3. 電源設計の要求が厳しくなっている

DDR5では動作電圧が1.1V系に下がり、電源分離の要求も強化されています。

• VDD、VDDQ、VPPなど、電源系統がDDR4よりも細分化されており、それぞれに対するPI解析（ターゲットインピーダンス評価）が必要になります
• オンボード実装の場合、DIMM側のPMICが担っていた電源生成・分配の役割を基板側で意識する必要が生じるケースがあります
• 電圧マージンが小さくなっている分、電源ノイズがタイミングマージンに与える影響がDDR4よりシビアになっており、PI解析と共振解析を軽視できなくなっています

4. データレート上昇に伴うSI要求の変化

DDR5はDDR4に対して大幅にデータレートが向上しており、これに伴いSI面でも意識すべき点が増えています。

• 従来はマージンとして許容できていた反射・クロストークが、UI(Unit Interval)が縮小したことで相対的に厳しくなっている
• ビアスタブの許容長がDDR4時代より厳しくなり、多層基板ではバックドリルの要否判断がより重要になる
• 差動クロック（DDR5では一部信号が差動化されている点も含め）のペア管理・スキュー管理の重要性がDDR4より増している

5. デカップリング・コンデンサ配置の再検討が必要

DDR4向けに最適化されたデカップリング配置のノウハウを、そのままDDR5に転用すると過不足が生じることがあります。

• PMIC搭載モジュールの場合、モジュール側でのデカップリングとホスト基板側での役割分担を再整理する必要がある
• 電源電圧の低下・電流変動特性の変化により、ターゲットインピーダンスの目標値自体を再計算する必要がある
• 高域の共振点がDDR4時代の設計と異なる周波数帯に現れることがあり、共振解析による再確認が欠かせません

弊社での対応：DDR5世代の設計に合わせた解析アプローチ

弊社では、DDR4からDDR5への移行にあたり、以下のような形で設計プロセスを更新しています。

1. 採用するDDR5実装形態ごとのトポロジー確認：DIMM型・オンボード型など、実装形態に応じてトポロジー設計の前提を都度見直します。
2. ODT・タイミング設定とインピーダンス設計のすり合わせ：メモリコントローラ側の設定情報を踏まえたSI解析を行い、反射・クロストークへの影響を確認します。
3. 電源系統ごとのPI解析・共振解析：VDD/VDDQ/VPPなど系統ごとにターゲットインピーダンスを再設定し、共振解析と合わせて評価します。
4. ビアスタブ・差動ペア管理の再基準化：DDR4時代の社内基準をそのまま踏襲せず、DDR5のUI縮小を踏まえた新しい許容値を設定します。

まとめ

DDR4からDDR5への移行は、単なる「速度が上がっただけ」の変化ではなく、トポロジー・ODT設定・電源設計・SI要求のそれぞれで前提が変わる世代交代です。DDR4時代のノウハウをそのまま延長するのではなく、実装形態や規格の変更点を都度確認しながら、SI/PI/共振解析を通じて再検証する姿勢が求められます。

弊社では、DDR5を含む最新世代の高速伝送線路設計において、こうした世代間の変化点を踏まえたSI/PI/共振解析をベースに、基板設計をご提案しています。