差動ペアの等長配線、実は"完全一致"を狙っていない

そもそも何のためにペア内の長さを揃えるのか

差動信号は、P/N2本の信号の「差分」を受信側で検出する方式です。ペア内に長さの差（Intra-pair skew）があると、受信端でP/Nの立ち上がりタイミングがずれ、以下の影響が生じます。

• 差動モードの信号が一部コモンモードに変換される（モード変換）
• コモンモードノイズの増加によるEMI悪化
• 差動アイダイアグラムのタイミングマージン低下

つまり長さを揃える本来の目的は「モード変換を許容範囲内に抑えること」であり、「長さをゼロにすること」自体が目的ではありません。ここを混同すると、過剰なミアンダ処理によって別の問題を引き起こします。

許容スキュー値はどう決まるか

許容できるIntra-pair skewは、ビットレートと立ち上がり時間から決まる時間的余裕（UI: Unit Interval）に対する割合で管理するのが実務的な考え方です。

• 一般的には、UIの数%程度のスキューであれば実用上問題にならないケースが多い
• PCIeやDDRの規格では、パッケージ内スキューとボード内スキューを合算した「トータルスキュー」で規定されていることが多く、ボード側だけで厳しくしすぎても、パッケージ側のスキューが支配的であれば効果が薄い
• 規格上の「等長差◯mil以内」という社内基準は、あくまで簡易的な近似であり、本来は時間ベース（ps単位）での評価が正確

つまり「〇〇mil以内に揃える」という長さベースのルールは便宜的なものであり、本質はps単位のタイミング管理だということを理解しておく必要があります。

過剰なミアンダ処理が招く副作用

「とにかく長さを合わせる」という発想でミアンダを多用すると、以下のような副作用が発生します。

• ミアンダ部でのインピーダンス不整合：蛇行させた部分は隣接配線との結合状態が変化し、局所的にインピーダンスが変動する
• モード変換の新たな発生源：ミアンダの形状や位置がP/Nで非対称になると、かえってモード変換を誘発する
• 高周波での放射増加：ミアンダ部での電流経路の乱れがEMI源になることがある

特に高速化が進むPCIe Gen4/5やDDR5世代では、ミアンダの追加による副作用の方が、元々のスキューによる影響より大きくなるケースすらあります。「揃えるための処理が、別の問題を生む」というのはよくある落とし穴です。

Inter-pair skew（ペア間スキュー）との違い

差動ペア内の話（Intra-pair skew）とは別に、複数の差動ペア間での長さ差（Inter-pair skew）も管理対象になります。

• DDRのアドレス/コマンドや、PCIeのマルチレーン構成では、レーン間・ビット間のタイミング差がクロックとの関係で規定されている
• Inter-pair skewは、ペア内スキューほどミアンダで細かく追い込む必要はないことが多いが、規格で定められたレーン間スキュー仕様は確認が必要
• ペア内とペア間で許容値の性質が異なることを理解せず、同じ基準で管理してしまうと、不要な工数がかかる、あるいは逆に必要な管理が抜け落ちる

実務での考え方：どこまで攻めて、どこで止めるか

弊社では、差動ペアの長さ管理について以下の考え方で設計を進めています。

1. 時間ベースでの許容値設定：mil単位の便宜的なルールではなく、ビットレートとUIから許容スキューを時間（ps）で設定し、そこから逆算して長さ差の管理値を決めます。
2. パッケージ内スキューとの合算評価：ボード単体でスキュー管理を完結させず、使用するデバイスのパッケージ内スキュー情報を踏まえてトータルで評価します。
3. ミアンダは最小限、かつ対称性を確保：どうしてもミアンダが必要な場合は、P/N双方に対称な形状で配置し、インピーダンス変動を最小化する形状・ピッチを選定します。
4. SI解析でのモード変換確認：長さ差の管理だけでなく、実際にモード変換量（差動→コモンモード変換）をSI解析で定量的に確認し、規格のコモンモード放射・耐性要求と照らし合わせます。

まとめ

差動ペアの等長配線は、「長さをゼロに近づけること」がゴールではなく、「モード変換を許容範囲に抑えること」が本来の目的です。過剰な等長化がかえって信号品質を悪化させることもあるため、時間ベースでの許容値設定と、パッケージ・ペア間スキュー・ミアンダの副作用まで含めた総合的な判断が求められます。

弊社では、DDR・PCI Expressなどの高速差動伝送設計において、こうした実務上のトレードオフを踏まえたSI解析ベースの基板設計をご提案しています。